Familia de microcontrolere S12 (XA)

Proiect
8/10 (1 vot)
Domeniu: Automatică
Conține 1 fișier: docx
Pagini : 25 în total
Cuvinte : 6236
Mărime: 256.25KB (arhivat)
Publicat de: Iulia V.
Puncte necesare: 7

Cuprins

  1. I. ARHITECTURA UNITĂȚII CENTRALE 3
  2. 1. Caracteristici generale ale unității de calcul 3
  3. 2. Registrele 3
  4. 3. Setul de instrucțiuni 4
  5. 4. Sistemul de întreruperi 6
  6. 5. Sistemul de generare a ceasului sistem 7
  7. II. ORGANIZAREA SPAȚILUI DE MEMORIE 8
  8. 1. Tipuri de memorie 8
  9. 2. Harta memoriei 11
  10. 3. Moduri de adresare 12
  11. III. SISTEMUL DE INTRĂRI / IEȘIRI 16
  12. 1. Porturi 16
  13. 2. Sistemul de conversie analog-numerică sau numeric-analogică 17
  14. 3. Interfețe seriale 18
  15. 4. Ceas de garda (timer de tip watchdog) 18
  16. 5. Alte interfețe relevante 18
  17. IV. ALTE INFORMAȚII 20
  18. 1. Tensiuni de alimentare 20
  19. 2. Domeniul temperaturilor de lucru 21
  20. V. MIJLOACE DE DEZVOLTARE ȘI TESTARE A APLICAȚIILOR 22
  21. 1. Limbaje de programare 22
  22. VI. BIBLIOGRAFIE 25

Extras din proiect

I. ARHITECTURA UNITĂȚII CENTRALE

1. Caracteristici generale ale unității de calcul

CPU12 este o unitate de procesare de 16 biți de mare viteză, care are un model de programare identic cu cel al unitate de procesor centrală (CPU) standard M68HC11. Setul de instrucțiuni CPU12 este un set corespunzătoare din setul de instrucțiuni M68HC11, iar codul sursă M68HC11 este acceptat de asamblatorii CPU12 cu nr schimbări.

- Căile de date complete pe 16 biți acceptă operarea aritmetică eficientă și execuția matematică de mare viteză

- Acordă instrucțiuni cu număr de octeți ciudat, inclusiv multe instrucțiuni cu un singur octet. Asta permite utilizarea mult mai eficientă a spațiului ROM.

- O coadă de instrucțiuni tamponează informațiile despre program, astfel încât CPU12 are acces

imediat la cel puțin trei octeți de cod de mașină la începutul fiecărei instrucțiuni.

- Set extins de capacități de adresare indexate, inclusiv:

- Utilizarea indicelui stivă ca registru de indexare în toate operațiunile indexate

- Utilizarea contorului de programe ca un registru de indexare în toate, în afară de modul

de creștere / decrementare automată

- compensări de acumulatori cu acumulatori A, B sau D

- Indecendere automată a indexului, preincrement, postdecrement și postincrement (de la

- 8 la +8)

2. Registrele

Registrele de index pe 16 biți X și Y sunt utilizate pentru adresarea indexată. În modurile de adresare indexate, conținutul unui registru de index este adăugat la constante de 5 biți, 9 biți sau

16 biți sau la conținutul unui acumulator pentru a forma adresa efectivă a instrucțiunii. Al doilea

registru de index este util în special pentru se deplasează și în cazurile în care operanzele din două tabele separate sunt utilizate într-un calcul.

3

3. Setul de instrucțiuni

Instrucțiunile de încărcare copiază conținutul memoriei într-un acumulator sau registru. Conținutul memoriei nu este schimbat prin operație. Instrucțiunile de încărcare (dar nu instrucțiunile LEA_) afectează biții de cod de stare, deci nu separat instrucțiunile de testare sunt necesare pentru a verifica valorile încărcate pentru condiții negative sau 0.

Instrucțiunile de stocare copiază conținutul unui registru CPU12 în memorie. Registrul / conținutul acumulatorului nu este modificat de operație. Instrucțiunile din magazin actualizează automat biți de cod de stare N și Z, caré poate elimina necesitatea unei instrucțiuni de testare separate în unele programe.

Figura 1. Instrucțiuni de încărcare și depozitare

Bibliografie

1. https://www.nxp.com/docs/en/reference-manual/S12XCPUV1.pdf

2. https://www.nxp.com/docs/en/application-note/AN2734.pdf

3. [Borcoci95] Borcoci E., Zoican S., Popovici E., Arhitectura microprocesoarelor, partea I, Ed.

Media Publishing, București, 1995.

4. [Burileanu94] Burileanu,C., Arhitectura microprocesoarelor, Editura DENIX, București, 1994;

5. [Crutu87] Crutu, Gh., Romanca, M., Fratu, A., Calculatoare, microsisteme de calcul, Universitatea din Brasov, 1987;

6. [Furht87] Furht, B., Milutinovic, V., A survey of microprocessor architecture for memory management, IEEE Computer, March 1987, vol.20, no3,

7. [Hayes88] Hayes, J., Computer Architecture and Organisation, McGrow Hill Comp

Preview document

Familia de microcontrolere S12 (XA) - Pagina 1
Familia de microcontrolere S12 (XA) - Pagina 2
Familia de microcontrolere S12 (XA) - Pagina 3
Familia de microcontrolere S12 (XA) - Pagina 4
Familia de microcontrolere S12 (XA) - Pagina 5
Familia de microcontrolere S12 (XA) - Pagina 6
Familia de microcontrolere S12 (XA) - Pagina 7
Familia de microcontrolere S12 (XA) - Pagina 8
Familia de microcontrolere S12 (XA) - Pagina 9
Familia de microcontrolere S12 (XA) - Pagina 10
Familia de microcontrolere S12 (XA) - Pagina 11
Familia de microcontrolere S12 (XA) - Pagina 12
Familia de microcontrolere S12 (XA) - Pagina 13
Familia de microcontrolere S12 (XA) - Pagina 14
Familia de microcontrolere S12 (XA) - Pagina 15
Familia de microcontrolere S12 (XA) - Pagina 16
Familia de microcontrolere S12 (XA) - Pagina 17
Familia de microcontrolere S12 (XA) - Pagina 18
Familia de microcontrolere S12 (XA) - Pagina 19
Familia de microcontrolere S12 (XA) - Pagina 20
Familia de microcontrolere S12 (XA) - Pagina 21
Familia de microcontrolere S12 (XA) - Pagina 22
Familia de microcontrolere S12 (XA) - Pagina 23
Familia de microcontrolere S12 (XA) - Pagina 24
Familia de microcontrolere S12 (XA) - Pagina 25

Conținut arhivă zip

  • Familia de microcontrolere S12 (XA).docx

Ai nevoie de altceva?